1.引(yǐn)言

在許(xu)多現代(dài)化的工(gōng)業生産(chǎn)如冶金(jīn)、電力等(děng)，實現對(duì)溫度的(de)精度控(kòng)制至關(guan)重要的(de)，不僅直(zhí)接影響(xiang)着産品(pǐn)的質量(liàng)🤟，而且還(hai)關㊙️系到(dao)生産安(an)全、能源(yuan)節約等(děng)一💜系列(liè)重大經(jing)濟指标(biāo)。

PID控制由(yóu)于其魯(lǔ)棒性好(hao)，可靠性(xìng)高，在常(cháng)規的溫(wēn)度控制(zhi)📱中👉應🚶用(yong)非常廣(guang)泛。目前(qián)工程的(de)實際應(ying)用中，大(dà)多數模(mó)糊PID控❓制(zhì)器都利(lì)用單片(piàn)機軟件(jian)編程來(lái)實現，然(rán)而單片(piàn)🏃🏻機的指(zhǐ)令是按(an)💞順序執(zhí)行的，實(shi)時性不(bu)強，加上(shang)軟件實(shí)❓現容易(yì)受💯外界(jiè)的幹🌐擾(rǎo)，抗幹擾(rǎo)♉性能力(lì)差，對于(yu)實時性(xing)要求很(hěn)高和外(wai)界幹擾(rao)比較嚴(yán)重的系(xì)🙇🏻統不太(tai)适宜。本(ben)📧文選取(qǔ)FPGA(現場可(kě)編程門(mén)陣列)作(zuò)🏃爲系統(tǒng)的主控(kong)⛱️制芯片(pian)✔️，FPGA所有的(de)信号都(dōu)是時鍾(zhōng)驅動的(de)，對于程(cheng)序的執(zhí)行具有(yǒu)并行運(yùn)算的能(neng)力⭕，顯著(zhe)的提高(gāo)了系統(tǒng)控📐制的(de)實時性(xìng)，在FPGA内部(bu)硬件實(shí)現還可(ke)🌈以防💯止(zhi)像單片(piàn)機程序(xù)一樣，在(zài)🏃惡劣的(de)環境條(tiáo)件下發(fā)生🤞程序(xù)跑飛的(de)問題。尤(yóu)其是現(xiàn)在FPGA器件(jiàn)有越來(lai)越多的(de)參考設(shè)計方案(àn)以及IP(知(zhi)識産權(quán))核心庫(ku)方面的(de)支持。利(lì)用FPGA設計(ji)的PID控制(zhi)器一方(fāng)面可以(yǐ)将實現(xian)PID算法的(de)模塊單(dān)獨作爲(wèi)控制模(mo)塊來使(shǐ)用，直接(jiē)♌去實現(xiàn)對控制(zhì)對象的(de)調節，另(ling)一方面(miàn)，基于FPGA的(de)PID控制算(suàn)法也可(ke)以将其(qi)作爲系(xi)統内的(de)IP核，以便(biàn)在多路(lu)或複雜(za)🔴的系統(tong)上直接(jiē)調用，加(jiā)⛹🏻‍♀️快研發(fā)設計速(sù)度。

2.PID算法(fǎ)分析

2.1 離(li)散PID算法(fa)

PID控制系(xì)統是一(yī)個簡單(dān)的閉環(huan)系統，如(ru)圖1所示(shi)，PID系統♈框(kuang)圖中，整(zhěng)個系統(tǒng)主要包(bao)括比較(jiao)器、PID控制(zhì)器和控(kòng)制對象(xiàng)，其中PID包(bāo)括三個(gè)環節💯，即(ji)比例、積(jī)分和微(wei)分。

圖1 PID系統(tong)框圖

圖(tu)1中的r(t)作(zuò)爲系統(tong)的給定(ding)值，y(t)作爲(wèi)系統的(de)輸出值(zhí)，e(t)是給🔴定(ding)值與👨‍❤️‍👨輸(shū)出值的(de)偏差，所(suo)以系統(tong)的偏差(cha)可以求(qiú)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wèi)控制系(xì)統中的(de)中間便(bian)量，既是(shi)偏差e(t)通(tōng)過PID控制(zhi)算法處(chu)理後的(de)輸出量(liàng)，又是被(bèi)控對象(xiàng)的輸入(rù)量，因此(ci)模拟PID控(kòng)制器㊙️的(de)控制規(gui)律爲：

其(qí)中，K_P 爲模(mó)拟控制(zhi)器的比(bi)例增益(yi)，T_I 爲模拟(nǐ)控制器(qi)的積分(fèn)時間常(chang)數，T_D 爲模(mo)拟控制(zhì)器的微(wei)分時間(jiān)常數。